ダイヤモンドの熱伝導率：チップ冷却の新時代

216日前原文(spectrum.ieee.org)

概要

計算能力の進化 によりAIが進化し、半導体の熱問題が深刻化
ナノメートルスケールのトランジスタ で発生する極端な発熱が性能制限の要因
ダイヤモンド薄膜 を使った新しい熱拡散技術がStanfordで開発
従来の冷却技術 では対応困難な3Dチップ時代の熱問題に有効
シリコンカーバイド界面 による熱伝導改善で、業界からも注目

計算能力の進化と熱問題

AIの発展 により、マシンが意思決定に関与する時代への移行
半導体の微細化 と高クロック化により、発熱が深刻な課題
高密度トランジスタ 搭載で放熱スペースが不足し、ホットスポット発生
CPU・GPUの性能制限 （サーマルスロットリング）によるチップ劣化防止
電子機器全体 での熱制御問題の深刻化

従来の冷却技術とその限界

ヒートシンク・ファン・ラジエーター の改良が主流
液冷・マイクロ流路・相変化材料 など先進冷却技術の研究
サーバーの液浸冷却 など高コスト・大型化の課題
スマートフォン等の小型デバイス では従来冷却技術が不適
3D積層チップ 時代における層内放熱の困難性

ダイヤモンドによる新たな熱拡散技術

ダイヤモンドは高い熱伝導率 と電気絶縁性を持つ理想材料
従来は高温（1000℃以上）成長のみ で半導体への実装が困難
Stanford大学の研究 で低温（400℃）成長技術を開発
ポリ結晶ダイヤモンド薄膜 を半導体デバイス直上にコーティング
初期実験で50℃以上の温度低下 を実現、増幅性能も大幅向上

ダイヤモンド成長と集積化の課題

単結晶ダイヤモンド は高性能だが大面積基板の製造が困難
ポリ結晶ダイヤモンド は成長しやすく、熱拡散材として有望
従来の高温成長 ではIC回路が損傷するリスク
酸素添加による低温成長法 で400℃での大粒径ダイヤモンド膜形成に成功
3Dチップ内部での熱拡散 や側面被覆も可能に

熱境界抵抗（TBR）と界面工学

異種材料界面での熱伝達障壁 （TBR）が大きな課題
Stanfordの研究で界面にシリコンカーバイド が生成され、TBR大幅低減
シリコンカーバイドがフォノン架橋 となり熱伝導性を向上
GaN HEMT等での実証 により、実用化に向けた期待

今後の展望と業界動向

Applied Materials、Samsung、TSMC など業界大手が注目
次世代CMOSや3D積層チップ への応用可能性
熱拡散技術の進化 による電子機器の高性能化・省電力化
熱問題の根本解決 に向けた材料工学と界面技術の重要性

このように、 ダイヤモンド薄膜を用いた新しい熱拡散技術 は、次世代の半導体・AI時代における熱問題の解決策として大きな期待が寄せられています。今後の研究と産業応用の進展に注目です。

Hackerたちの意見

「もし私たちの仕事が今のように成功し続ければ、CMOSや他の電子機器においても熱はずっと厄介な制約にはならなくなるだろう。」成熟すれば、結局は同じ熱の制約を考えなきゃいけないけど、チップが速くなるだけだね。

└

だから？どんな制約にもぶつかるもんだよ。結局、物理的現実の性質だからね。分野の進歩は、今の障害を乗り越えて次の障害に進むことに尽きるんだ。

└

「ダイヤモンド基板のブレークスルーがより速いチップを可能にする。」

概要: > 熱が蓄積されるのを許す代わりに、チップの中で最初から熱を分散できたらどうだろう？... それを実現するには、トランジスタからわずかナノメートルの距離に、高い熱伝導性を持つ材料を導入しなきゃいけないけど、その非常に精密で敏感な特性を壊さないようにしないといけない。そこで登場するのが意外な材料、ダイヤモンド。 > ... スタンフォード大学の私の研究グループは、不可能だと思われていたことを成し遂げた。今では、半導体デバイスの上に直接、熱を分散させるのに適したダイヤモンドの形を、十分低い温度で成長させることができる。これなら、先進的なチップの中の最も繊細な相互接続も生き残るだろう... 私たちのダイヤモンドは、数マイクロメートルの厚さの多結晶コーティングだ。 > 潜在的な利点は大きいかもしれない。私たちの初期のガリウムナイトライドの高周波トランジスタのいくつかでは、ダイヤモンドを追加することでデバイスの温度が50℃以上下がった。

└

50℃の温度差はすごいね。この記事の最も重要な部分（そしてもう一つのクールな引用）はこれだ: > 最近まで、私たちは1,000℃を超える回路のスラグ温度でしか成長させる方法を知らなかった。つまり、ダイヤモンド格子の低温成長が大きなブレークスルーだったんだ。こんな低温でできるのはすごいね。おそらく100℃以下の超低温だろう？

ダイヤモンドを半導体として使えばいいんじゃない？ https://www.powerelectronicsnews.com/diamond-semiconductors-... 編集: だって多結晶だから、すごく新しい技術で作られてるんだよ。「私たちのダイヤモンドは、数マイクロメートルの厚さの多結晶コーティングだ。」

└

あなたがリンクした記事にもあるけど: > 高いp-n接合の内蔵電圧（4.9V、SiCの2.8Vに対して）と短いキャリア寿命が、バイポーラダイヤモンドデバイスの利点を超高電圧（> 6kV）と低いスイッチング周波数に限らせている。コンピュータのシリコンCMOSロジックにダイヤモンドを使おうなんて考えてる人はいないけど、将来的にはモーター制御に使っているガリウムヒ素を置き換えるかもしれないね。

└

ニール・スティーヴンソンの「ダイヤモンド・エイジ」を思い出して。

└

ダイヤモンドはワイドバンドギャップ半導体なんだよね。もしうまくいけば、シリコンじゃなくてGaNやSiCと競えるかも。

もしこれがCMOS層の実質的に無限の3Dスタッキングを可能にするなら、計算にとっては大きな影響があるかも。余談だけど、この記事の文体がすごく好き。これが科学ジャーナリズムのあるべき姿だと思う。昔のサイエンティフィック・アメリカンを思い出す。IEEE Spectrumもいつもこんな感じなのかな？印刷版を購読しなきゃいけないかも。子供たちが見つけられるように、こんな記事が家にあったらいいな。

└

スペクトラムは普段は結構いいけど、この記事は特に良く書けてるね。実際に研究に関わってる人が書いてるからだと思う。あの人たちがアイデアをシンプルに解説してくれるのが一番いいよね。

└

IEEEスペクトラムの編集者は、記事を改善するのがすごく上手だよ。記事のファクトチェックも徹底してるし。（出典：僕もIEEEスペクトラムにいくつか記事を書いたことがある。）

面白い事実、ダイヤモンドは銅の4倍の熱伝導率を持ってる。

└

子供たちが高級ダイヤモンド製の調理器具を使える日が来ますように。

└

記事によると、「2200から2400ワット毎メートル毎ケルビン - おおよそ銅の6倍の導電性」だって。実際、銅よりずっと高いよ。銅は約400 W/(m·K)だからね。

チップをスタックできるなら、理論上の密度はどれくらい？層は実際にどれくらい薄くできるの？もしチップが幅と同じ高さにスタックされるとしたら、10倍、100倍、100,000倍の話？N層の場合、Nチップ分のウェハー代を払って、欠陥もNx分になるんだろうね。

└

最近のNANDフラッシュメモリチップは、各ダイに数百層のメモリセルが作られてるから、個々のダイとしてはかなり厚い部類だね。パッケージには通常、1つか2つのスタックで最大16個のダイが入ってることが多い。パッケージの厚さはだいたい3mm未満だよ。パッケージは、スタックされたダイが階段状にずれて配置されてて、各ダイの端に接触部分が露出してるんだ。代わりに、シリコン貫通ビア（TSV）を使うと、理論的にはチップを立方体に近い形でスタックできるけど、スタックのどこかに不良接続がない状態でそれを実現するのはほぼ不可能だね。

└

シリコン貫通ビア（TSV）を使って層を接続すると、スカイツリーのエレベーターの問題みたいにスケーリングの限界にぶつかることになる。層が増えるほど、必要なTSVの密度も（おそらく）高くなるからね。熱TSVに関しては、各シリコン層の間にヒートスプレッダー層があるから問題ないだろうけど、電力TSVに関しては、各層が（おそらく）独立した電力供給を必要とするから問題になるだろうね。

まだ克服すべきハードルがある。特に、ダイヤモンドコーティングの表面を原子レベルで平らにする方法を見つけなければならない。これがどういうことかよくわからないんだけど、実際の使用には必要なの？コーティングの外側が原子レベルで平らじゃなかったらどうなるの？これを実現するのが難しい理由は何？

└

おそらく、次の熱管理層（ヒートスプレッダー、ヒートシンクなど）との良好な接触を確保するためだろうね。

└

これらは巨大で興味深い問題が詰まった小さな箱だね :) いくつかの関連する問題を整理してみるよ。注意点として、古いプロセスで大きなスケール（>1ミクロン）で作られたものでは、こういう細かいことはあまり重要じゃないかもしれない。だから、この点について疑問を持つのは正しいよ。でも、最先端の製造プロセスを実装したいなら、こういう細かいところは絶対に重要だよ。具体的に言うと、最先端のプロセスノードでは、ある重要な寸法で約1nmのことでシニアエンジニアたちが激しく議論しているのを見たことがある。これは（おおよそ）5個の原子分の幅だね、計測の精度をどれだけ信じるかにもよるけど。だから、もしどの層も「フラット」でなかったり、仕様内での許容範囲に収まっていなかったりすると、半導体パターンの次の層はその凹凸を上に伝えてしまったり、隣接する構造に変形を引き起こしたりする傾向があるんだ。これは（ほぼ）常に悪い結果を招くよ。こういう欠陥は空洞や悪い電気・熱接触、形が崩れた構造などを引き起こすんだ。薄膜（特にコンフォーマルやギャップフィリングの膜）での結晶化は難しい作業で、多くの可哀想な博士課程の学生が苦労してきたよ。多結晶材料は、単結晶に比べていくつかの重要な点で制御が難しいと言えるね。特定の結晶粒の向きや成長方向を直接制御できないから。つまり、ある粒の向きは早く成長し、他の粒は遅く成長するんだ。だから、nmスケールであまりギザギザにならないように成長を止めるのがどれだけ難しいか想像できるよね。その後は、結晶欠陥や粒子サイズ、さらに追加の後処理が必要かどうかを決める楽しい世界に入っていくよ（平坦化するリスクを冒すべきか？）。うまく要点を整理できてたらいいな。編集: 明確さ

└

すべての半導体製造技術は、正確にフラットな材料の層に基づいていて、それを積み重ねたり、穴を開けたりして有用なデザインを作るんだ。すべての垂直な不規則性は上の層に伝播して、上の層をフラットに削るときに薄い層を引き起こす可能性があるよ。

└

ダイヤモンドを比較するのが難しいっていうのが問題だと思う。

この技術が成熟するにつれて、やりやすくて安くなると仮定すると、別の使い方として太陽光発電セルの冷却に役立つかもしれないね。太陽光パネルは、太陽エネルギーが最も強く感じられる場所に設置するのが理想だけど、実際には冷たい方が効率よく動作するんだ。太陽光発電セルを効率よく冷却するのが簡単になれば、全体の太陽エネルギー出力にちょっとしたブーストを提供できるかもしれない。

└

ちょっと真面目なエンジニアの顔をして言うけど、製造コストとエネルギー効率を上げることで節約できる金額の計算を誰かにやってもらう必要があるね。

これがスケールアップできるなら、宇宙での放射冷却にどれだけ役立つか気になるな。明らかに、ダイヤモンド製の宇宙船の外殻を考えてるんだけど、めっちゃクールじゃない？

└

チップの冷却と宇宙での冷却は、全く別の問題だと思う。チップでは、熱をヒートシンクに効率よく移動させて、周囲の環境の大きなヒートシンクに放散するのが問題なんだ。宇宙では、熱を放散する唯一の方法は熱放射だから、真空の中にいるんだよ。

ああ、チップの中の話ね。チップの外にあるダイヤモンド熱拡散器は知られてるよね。[1] 次は3Dチップの数層ごとにダイヤモンド層を入れる感じかな？

ハクソク